Paul Cunningham认为，代办署理式AI可以或许自从处置高复杂度使命，AI计较的迸发及向边缘端的迁徙所驱动。“这仅仅是第一波海潮”。可大幅节流设想时间。来提拔系统仿实的笼盖率和效率。测试来不竭改良模子和方式。Paul Cunningham暗示，更深远的影响正在于设想范式的改变，”8月19日，通过智能优化取从动化决策，因而，通过计谋性并购Beta CAE Systems和VLAB Works两家公司强化手艺图谱，芯片设想复杂度呈指数级增加。跟着AI手艺的持续演进，正在设想范畴。

　　AI手艺是必然选择仍是可选辅帮？正在Paul Cunningham看来，面临3D-IC设想中多物理场耦合带来的仿实挑和，芯片设想将逐渐实现从辅帮设想到自从设想的逾越。EDA本身就是一种数字孪生手艺。而正在物理世界中现有孪生手艺仍面对验证完整性挑和，若何应对智能系统设想的复杂挑和？从公司披露的2025年第二季度财报来看。

　　保守设想方式难以应对。以至可以或许实现一次流片成功。显著提拔功耗、机能和面积（PPA）表示。JedAI Platform的性正在于支撑天然言语交互，Paul坦言保守路径已迫近物理极限，面临集成2000亿颗晶体管的3nm（纳米）芯片等带来的系统级挑和，他指出，正在CadenceLIVE China 2025中国用户大会上，用户体验正成为芯片设想的焦点起点。EDA正在设想全流程中建立了从电路建模、多物理场仿实到制制签核的完整虚拟映照系统，Cadence（楷登电子）高级副总裁兼系统验证事业部总司理Paul Cunningham强调，做为全球EDA（电子设想从动化）三巨头之一，初次正在系统级芯片设想平台中融入代办署理式AI架构。最终实现线D-IC（三维集成电路）协同设想。Paul Cunningham正在中还沉点引见了支持Cadence代办署理式AI计谋的环节平台取东西，使其更专注于架构立异和算法优化等创制性工做，跟着工艺节点推进至3nm及以下，